• 注册
  • 查看作者
  • 数字IC后端设计实现笔试面试问题No.7-9(每日三问)

    数字IC后端设计实现笔试面试问题No.7-9(每日三问)

     

    今天继续分享三道面试题,其中第一道题可以作为巩固timing borrowing(useful skew)知识点,起到帮助各位复习的功效(中午没能加上鸡腿,没力气了,呵呵)。第二三道题是时钟树综合CTS(clock tree synthesis)相关。另外,想进吾爱IC社区技术交流群的,可以先加小编微信,然后邀请各位入群。

     

     

    1.Please explain details of the timing borrowing based on the following latch based design?And what is the advantage compared to FF(Flip Flop) design?

     

     

    这道题其实跟吾爱IC社区昨天推送的分享是同一个topic。大家可以练练手,答案都在波形图中了(大家自己画画)。

    浅谈数字IC后端实现中Latch为何可以高效修hold违例(Timing borrowing及其应用)

     

    Base FF的设计,需要4*8=32ns时间来完全电路所要求的功能。而基于Latch的设计只需要20ns即可。

     

     

    2.Please write a sdc for the following circuit, and explain how ICC to handle cascaded generated clocks when the generated clock in two overlapped clocks

     

    create_clock  -name  clk1 [get_ports clk1]

    create_clock  -name  clk1 [get_ports clk2]

    create_generated_clock -name  genclk2  -source [get_ports clk2] -divide_by 2 [get_pins  FF1/Q]

    set_case_analysis  1  [get_pins  mux/S]

    set_clock_group  -logically_exclusive  -group  clk1  -group  clk2  (logically_exclusive 和physically_exclusive的区别,面试经常问到哦)

     

    CTS will synthesis genclk2 when doing clock tree synthesis on clk2.

     

    3.Why we use inverters not buffers  when building clock tree?

     

    • Less insertion delay(latency)

    • Less switching power than buffers for an equivalent number of stages,and also less leakage power

    • no duty cycle distortion and inverters can self-correct(the distortion of inverter can be automatically corrected by next stage because of symetric)

       

    揭秘数字IC后端时钟树综合要用clock inverter来build clock tree(min pulse width check)

     

    小编知识星球简介:

     

    在这里,目前已经规划并正着手做的事情:

    ICC/ICC2 lab的编写
    基于ARM CPU的后端实现流程
    利用ICC中CCD(Concurrent Clock Data)实现高性能模块的设计实现
    基于ARM 四核CPU  数字后端Hierarchical Flow 实现教程
    时钟树结构分析
    低功耗设计实现
    定期在星球布置作业题(星球已经支持布置作业功能)

    在这里,各位可以就公众号推文的内容或者实际项目中遇到的难题提问,小编会在24小时内给予解答(也可以发表你对数字后端设计实现中某个知识点的看法,项目中遇到的难点,困惑或者职业发展规划等)。

     

    反正它是一个缩减版的论坛,增强了大家的互动性。更为重要的是,微信有知识星球的小程序入口。星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有八十位星球成员,感谢这八十位童鞋的支持!欢迎各位铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标。(星球的门槛将会越来越高,有需求的朋友趁早上车)

    盘点数字IC设计后端实现前期预防IR drop的各种方法

    相关文章推荐

    合理的时钟树结构能够加速Timing收敛(数字IC后端实现时钟树综合中级篇)

    数字IC后端设计实现之时钟树例外(exclude pin、stop pin、non_stop pin、float pin)全面揭秘

    数字IC后端时钟树综合质量问答篇

    数字IC backend 后端设计实现之时钟树综合clock tree synthesis实践高级篇

    揭秘数字IC后端时钟树综合要用clock inverter来build clock tree(min pulse width check)

    数字后端实现时钟树综合(clock tree synthesis)基础篇

    时钟树综合skew和uncertainty的前世今生

    想要彻底掌握数字IC后端实现中placement各种技巧,看这个足够了!

    数字IC后端设计实现时congestion比较严重,你能够顺利解决吗?

    深度解析create_clock与create_generated_clock的区别

    好了,今天的码字就到这里了,原创不容易,喜欢的可以帮忙转发和赞赏,你的转发和赞赏是我不断更新文章的动力。小编在此先谢过!与此同时,吾爱IC社区(52-ic.com)也正式上线了。吾爱IC社区(52-ic.com)是一个专业交流和分享数字IC设计与实现技术与经验的IC社区。如果大家在学习和工作中有碰到技术问题,欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。

    打赏的朋友,请长按下方二维码,识别小程序进行打赏,欢迎砸钱过来!小编晚饭能不能加个鸡腿,全靠它了,呵呵!

    作者微信:

     

    本篇文章来源于微信公众号: 吾爱IC社区

  • 0
  • 0
  • 0
  • 614
  • 请登录之后再进行评论

    登录
  • 单栏布局 侧栏位置: