• 注册
  • 查看作者
  • 温度反转效应(文末附2018数字IC后端最新校招笔试题目)

    温度反转效应(文末附2018数字IC后端最新校招笔试题目)

     

    最近发现小编公众号的历史推文已经几乎覆盖了整个数字后端设计实现的方方面面。可能是每篇文章中涉及到比较多知识点的缘故。突然发现能写的东西有限了。后续小编可能会尝试从不同角度来看待一些老问题,也会引入数字IC后端设计实现中的一些基本概念。另外后续的主要精力会放在小编的知识星球上。

     

    温度反转效应

     

    首先引入MOS管电流公式 Id=1/2*u*W/L*(Vgs-Vth)2。从电流公式中得出,电流Id的大小分别与迁移率u,管子宽长比W/L,以及(Vgs-Vth)值有关系。

     

    Delay =(Cout*VDD)/Id,其中Cout为Drain的电容值,VDD为供电电压,Id为漏电流。

     

    而从U(T)=u(300)(300/T)m  ,Vth(T) =Vth(300)-k(T-300)得知,迁移率u和阈值电压Vth都随着温度的升高而变小。所以从电流公式得出,随着温度的升高,Id值可能变大也可能变小。下面分别讨论这两种可能性。

     

     

    • Id减小(delay变大)

     

    在40nm及以上工艺时,由于供电电压比较高,虽然Vth随着温度的升高而减小,但Vgs-Vth足够大,几乎为固定常数,因此此时Vth对Id的影响可以忽略不计,迁移率u的变化对Id占主导作用。

     

    • Id变大(delay变小)

     

    在40nm及以下工艺时,由于供电电压较低,Vgs-Vth的变化率较迁移率u的变化率更大,即此时阈值电压Vth的变化占主导作用。因此,随着温度的升高,漏电流Id变大,delay变小。

     

    所以,在40nm及以上工艺时,cell delay随着温度的升高而变大。在做timing signoff时,setup signoff的corner只需选cworst_125,hold corner选取cbest_m40即可。

     

    但是在先进工艺中,cell delay不再简单随着温度的升高而变大,而是在低温时cell delay反而会更差,如上图所示。我们把这种现象称之为温度反转效应。因此,在先进工艺中,setup signoff的corner不仅仅是cworst_125,更需要检查cworst_m40这个corner,而且cworst_m40这个corner下cell delay是最大的。

     

    针对40nm,一般有5种corner,如下图所示。

    2018年某公司校园招聘笔试题目:

    电路结构如上图所示:Delay: 所有buffer, E->ECK, CK/CKN->Q,G1/G2, delay均为1, 所有net delay 0。

    FF1~FF3: setup 3, hold 3 ICG1: setup 3,hold 3

     

    a) clock定义如下,计算电路中所有path的setup/hold slack分别是多少?

    create_clock–name CLK –period 10 –waveform {0 4}  [get_ports CLK]

     

     

     

    b) 加上以下设置,请重新计算电路中所有path的setup/hold slack?

    set_timing_derate–early–cell_delay 0.8

    set_timing_derate–late–cell_delay 1.2

     

     

    这道题其实是考察setup,hold的基本概念以及考虑OCV效应的setup和hold的简单计算。之所以拿出这道题,是由于这道题的特殊性,第一是给出的时钟占空比并不是1:1,第二是给出的电路图中涉及到half cycle的概念

     

    对于这道题的所有知识点,小编在公众号均有推送过,如果你是公众号的铁杆粉丝,我相信你一定能做好这道题目,也一定可以如愿找到自己满意的工作。如果你对这道题的答案不是很清楚,欢迎前往小编知识星球提问(这道题如果不会做,千万别说自己是做后端的,更别说是小编的铁杆粉丝)。

    小编知识星球简介:

    在这里,目前已经规划并正着手做的事情:

    • ICC/ICC2 lab的编写

    • 基于ARM CPU的后端实现流程(已经发布)

    • 利用ICC中CCD(Concurrent Clock Data)实现高性能模块的设计实现(已经发布)

    • 基于ARM 四核CPU  数字后端Hierarchical Flow 实现教程(准备中)

    • 时钟树结构分析

    • 低功耗设计实现

    • 定期在星球布置作业题(星球已经支持布置作业功能)

    在这里,各位可以就公众号推文的内容或者实际项目中遇到的难题提问,小编会在24小时内给予解答(也可以发表你对数字后端设计实现中某个知识点的看法,项目中遇到的难点,困惑或者职业发展规划等)。

    反正它是一个缩减版的论坛,增强了大家的互动性。更为重要的是,微信有知识星球的小程序入口。星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有六十二星球成员,感谢这六十二童鞋的支持!欢迎各位铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标。(星球的门槛将会越来越高,有需求的朋友趁早上车

    相关文章推荐

    我是如何在五年内实现年薪60万?

    教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告

    这些低功耗设计实现经验,你真的懂了吗?

    深度解析Create_clock与Create_generated_clock的区别

    IR Drop分析之Redhawk分析流程

    CRPR能补偿crosstalk吗?

    原来电路最高工作频率是这么算出来的(STA基础篇)

    数字后端面试问答No.1-3(每日三问)

    教你轻松调DCT和ICC之间Timing与Congestion的一致性

    数字芯片设计实现中修复setup违例的方法汇总

    好了,今天的码字就到这里了,原创不容易,喜欢的可以帮忙转发和赞赏,你的转发和赞赏是我不断更新文章的动力。小编在此先谢过!与此同时,吾爱IC社区(52-ic.com)也正式上线了。吾爱IC社区(52-ic.com)是一个专业交流和分享数字IC设计与实现技术与经验的IC社区。如果大家在学习和工作中有碰到技术问题,欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。

  • 0
  • 0
  • 0
  • 1k
  • 单栏布局 侧栏位置: