• 注册
  • 查看作者
  • 浅谈天线效应

    网站链接 240w, 网站链接 768w, 网站链接 1000w" alt="" width="300" height="224" data-tag="bdshare" />
    在芯片生产过程中,暴露的金属线或者多晶硅(polysilicon)等导体,就象是一根根天线,会收集电荷(如等离子刻蚀产生的带电粒子)导致电位升高。天线越长,收集的电荷也就越多,电压就越高。若这片导体碰巧只接了MOS,那么高电压就可能把薄栅氧化层击穿,使电路失效,这种现象我们称之为“天线效应”。随着工艺技术的发展,栅的尺寸越来越小,金属的层数越来越多,发生天线效应的可能性就越大。[1]
    中文名
    天线效应
    外文名
    Antenna Effect
    主    体
    暴露的金属线或者多晶硅
    导    致
    导致电位升高
    场    合
    芯片生产过程
    条    件
    导体碰到MOS的栅

    产生机理

    编辑

    深亚微米集成电路加工工艺中,经常使用了一种基于等离子技术的离子刻蚀工艺(plasma etching)。此种技术适应随着尺寸不断缩小,掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中,会产生游离电荷,当刻蚀导体(金属或多晶硅)的时候,裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上,就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷,当积累的电荷超过一定数量时,这种F-N 电流会损伤栅氧化层,从而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下,面积比较大的栅得到的损伤较小。因此,天线效应(Process Antenna Effect,PAE),又称之为“等离子导致栅氧损伤(plasma induced gate oxide damage,PID)”。[2]

    天线效应计算方法

    编辑

    小尺寸的MOS管的栅极与很长的金属连线接在一起。
    在刻蚀过程中,这根金属线有可能象一根天线一样收集带电粒子,升高电位,而且可以击穿MOS管的栅氧化层,造成器件的失效。这种失效是不可恢复的。不仅是金属连线,,有时候多晶硅也可以充当天线。关于天线原理产生的微观机制,已经有很了很成熟的研究。
    计算天线效应的算法通常都是用与栅相连的金属线或多晶硅的面积与MOS管栅面积的比值来计算的。可以用下式表示:
    ωα/gα<ratio
    ωα与 gα分别为连线的面积和栅的面积; ratio是一个与工艺有关的常数。实际中有一种情况:ratio取值为290:1,,当这一比值大于ratio时,我们就认为有可能产生天线效应。
    在实际应用中,,各个EDA工具的算法是不同的。根据要求和工艺的不同,可以分为Top Most Only, Cu-mulative, Sum三种不同的模式。Top Most Only模式下只考虑顶层金属的有效面积; Cumulative模式下则是要分别求出顶层金属和其下层金属的对栅的比值然后求和; Sum模式下则要把顶层金属及其以下所有相连的金属面积求和,再求总的比值。Sum是最保守的算法,,太保守就会用掉很多的布线资源,特别是布线资源很紧张的时候这种算法会带来很多麻烦,,一般用芯片生产厂家给出的是Top Most Only模式。当然在router时可以考虑天线效应,,以减少对栅极的破坏,但是这是以牺牲布线时间为代价的。[3]

    消除方法

    编辑

    1) 跳线法。又分为“向上跳线”和“向下跳线”两种方式。跳线即断开存在天线效应的金属层,通过通孔连接到其它层(向上跳线法接到天线层的上一层,向下跳线法接到下一层),最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应,但是同时增加了通孔,由于通孔的电阻很大,会直接影响到芯片的时序和串扰问题,所以在使用此方法时要严格控制布线层次变化和通孔的数量。
    在版图设计中,向上跳线法用的较多,此法的原理是:考虑当前金属层对栅极的天线效应时,上一层金属还不存在,通过跳线,减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺,在低层金属里出现PAE 效应,一般都可采用向上跳线的方法消除。但当最高层出现天线效应时,采用什么方法呢?这就是下面要介绍的另一种消除天线效应的方法了。
    2) 添加天线器件,给“天线”加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管,形成一个电荷泄放回路,累积电荷就对栅氧构不成威胁,从而消除了天线效应。当金属层位置有足够空间时,可直接加上二极管,若遇到布线阻碍或金属层位于禁止区域时,就需要通过通孔将金属线延伸到附近有足够空间的地方,插入二极管。
    3) 给所有器件的输入端口都加上保护二极管。此法能保证完全消除天线效应,但是会在没有天线效应的金属布线上浪费很多不必要的资源,且使芯片的面积增大数倍,这是VLSI 设计不允许出现的。所以这种方法是不合理,也是不可取的。
    4) 对于上述方法都不能消除的长走线上的PAE,可通过插入缓冲器,切断长线来消除天线效应。
    在实际设计中,需要考虑到性能和面积及其它因素的折衷要求,常常将法1、法2 和法4 结合使用来消除天线效应。[4]
  • 0
  • 0
  • 0
  • 462
  • 单栏布局 侧栏位置: