• 注册
  • 查看作者
  • 数字IC后端笔试面试问答No.1-3(每日三问)

     

    数字IC后端笔试面试问答

    最近公众号陆续收到粉丝们的留言,要求分享一些各大公司的数字后端笔试面试题目。所以吾爱IC社区的小编也在陆续整理,汇编各种笔试面试题目,当然还包括自己命题的一些题目(网上肯定找不到的题目)。目前试推出数字IC后端笔试面试题之每日三问,看看效果,有任何建议和意见欢迎在公众号留言。另外,微信技术交流群目前已经超过100人了,不能扫描进入,所以想进微信群交流的朋友,可以加小编微信(文章末尾处有二维码),然后邀请各位入群。

     

    1. How can you reduce dynamic power?

    • -Reduce switching activity by designing good RTL
    • -Clock gating
    • -Power gating
    • -Architectural improvements
    • -Reduce supply voltage
    • -DVFS
    • -Use multiple voltage domains-Multi vdd
    • -Well  bias

     

    更多相关主题,请参照往期推送文章

    浅谈数字IC低功耗设计的若干种低功耗设计方案

     

     2.If you have both IR drop and congestion how will you fix it?

    • -将macros摊开些
    • -standard cells不要太聚集,特别是同时翻转的寄存器
    • -增宽strap width
    • -提高power strap密度
    • -在hot spot 区域加更多的power switch cell
    • -合理使用blockage
    • -将普通的 filler cell 替换成 ECOCAP cell

     

    3.Why power stripes routed in the top metal layers?

    • -高层金属比较厚,电阻小,用来画power,IR drop较好
    • -EM比较好
    • -如果底层用来画power,势必占用底层的绕线资源(std cell一般都是低层出pin的),造成congestion

     

    小编知识星球简介:

    在这里,目前已经规划并正着手做的事情:

    • ICC/ICC2 lab的编写
    • 基于ARM CPU的后端实现流程(已经发布)
    • 利用ICC中CCD(Concurrent Clock Data)实现高性能模块的设计实现(已经发布)
    • 基于ARM 四核CPU  数字后端Hierarchical Flow 实现教程(准备中)
    • 时钟树结构分析(规划中)
    • 低功耗设计实现(规划中)
    • 定期在星球布置作业题(星球已经支持布置作业功能)

    在这里,各位可以就公众号推文的内容或者实际项目中遇到的难题提问,小编会在24小时内给予解答(也可以发表你对数字后端设计实现中某个知识点的看法,项目中遇到的难点,困惑或者职业发展规划等)。

    反正它是一个缩减版的论坛,增强了大家的互动性。更为重要的是,微信有知识星球的小程序入口。星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有六十六星球成员,感谢这六十六童鞋的支持!欢迎各位铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标。(星球的门槛将会越来越高,有需求的朋友趁早上车)

    揭秘数字IC后端时钟树综合要用clock inverter来build clock tree(min pulse width check)

    相关文章推荐

    从数字IC后端设计实现看先进工艺7nm实现的各种挑战

    数字后端设计实现后期碰到这些问题,如何做ECO?

    我是如何在五年内实现年薪60万?

    教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告

    这些低功耗设计实现经验,你真的懂了吗?

    深度解析Create_clock与Create_generated_clock的区别

    IR Drop分析之Redhawk分析流程

    CRPR能补偿crosstalk吗?

    原来电路最高工作频率是这么算出来的(STA基础篇)

    数字后端面试问答No.1-3(每日三问)

    教你轻松调DCT和ICC之间Timing与Congestion的一致性

    数字芯片设计实现中修复setup违例的方法汇总

     

    好了,今天的码字就到这里了,原创不容易,喜欢的可以帮忙转发和赞赏,你的转发和赞赏是我不断更新文章的动力。小编在此先谢过!与此同时,吾爱IC社区(52-ic.com)也正式上线了。吾爱IC社区(52-ic.com)是一个专业交流和分享数字IC设计与实现技术与经验的IC社区。如果大家在学习和工作中有碰到技术问题,欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。

    揭秘数字IC后端时钟树综合要用clock inverter来build clock tree(min pulse width check)

     

  • 0
  • 0
  • 0
  • 699
  • 单栏布局 侧栏位置: