吾爱IC社区知识星球-数字IC行业技术交流社群

吾爱IC社区知识星球-数字IC行业技术交流社群

1个月前 (03-23) 浏览: 49 评论: 0

吾爱IC社区知识星球-数字IC行业技术交流社群   吾爱IC社区截止目前已经正式运营一年了,完全由小编亲自运营,对的,你没看错,我就是一个人在战斗。运营模式为公众号+知识星球。其中公众号上的所有技术文章均系原创经验分享,绝对是干货中的干货。公众号里面的内容,对一些初学者来说,可能会觉得有点深奥。另外,很多粉丝喜欢私信,或者微信技术交流群提问,小编觉得不利于知识的积累沉淀。因此,吾爱IC社

人工智能时代如何让AI体察到“公平”元素

人工智能时代如何让AI体察到“公平”元素

5个月前 (11-25) 浏览: 11 评论: 0

人工智能时代如何让AI体察到“公平”元素   “什么是公平”,就算是人类自己也没有统一的标准,它有时取决于语境。不论是在家里,还是在学校,教导小孩要公平是至关重要的,但说起来容易做起来难。正因为如此,我们要如何才能将社会上所说的“公平”的细微差别传递给人工智能(AI)系统呢? IBM研究院的一组研究人员是着手解决该难题的先驱。IBM为开发人员推出了一款名为“AI Fairness 360

数字IC后端设计实现之initial design解析

数字IC后端设计实现之initial design解析

6个月前 (10-29) 浏览: 578 评论: 0

数字IC后端实现之initial design解析   前端提供的文件 门级网表(Gate Level Netlist) 数字前端工程师或者是R2N的同事在release 东西给后端工程师做PR时,一定会release 一个门级网表,这个netlist是基于RTL或者gtech文件进行逻辑综合后产生的一个门级网表。这个网表包含了当前block的所有sub-module,通过hierarc

从数字IC后端设计实现看先进工艺7nm实现的各种挑战

从数字IC后端设计实现看先进工艺7nm实现的各种挑战

6个月前 (10-16) 浏览: 382 评论: 0

从数字IC后端设计实现看先进工艺7nm实现的各种挑战 吾爱IC社区的小编最近在做7nm项目(最近八年都在做14nm,10nm,7nm,28nm,40纳米等先进工艺)。今天想从数字IC后端设计实现的角度来看7nm等先进工艺带来的各种挑战以及注意事项。 目前虽然号称拥有或将要研发7nm工艺的有多家工艺厂商,但是具有实际流片能力的可能只有TSMC和三星。随着GlobalFoundries最近宣布放弃7n

温度反转效应(文末附2018数字IC后端最新校招笔试题目)

温度反转效应(文末附2018数字IC后端最新校招笔试题目)

6个月前 (10-16) 浏览: 396 评论: 0

温度反转效应(文末附2018数字IC后端最新校招笔试题目)   最近发现小编公众号的历史推文已经几乎覆盖了整个数字后端设计实现的方方面面。可能是每篇文章中涉及到比较多知识点的缘故。突然发现能写的东西有限了。后续小编可能会尝试从不同角度来看待一些老问题,也会引入数字IC后端设计实现中的一些基本概念。另外后续的主要精力会放在小编的知识星球上。   温度反转效应   首先引入MOS管

数字IC后端设计流程详细解析

数字IC后端设计流程详细解析

7个月前 (10-09) 浏览: 291 评论: 0

                                数字IC后端设计实现流程详细解析   今天吾爱IC社区将会大家带来”数字IC后端设计实现的整个流程“的专题解析,目的是揭秘整个数字后端设计流程的各个细节,以期帮助到即将或者已经进入数字IC后端行业的工程师。整个数字IC设计流程涉及spec制定,代码编写,逻辑功能前仿真,逻辑综合,布局布线,物理验证,静态时序分析,形式验证,逻

2018年数字IC后端校园社招笔试面试题目

2018年数字IC后端校园社招笔试面试题目

7个月前 (10-08) 浏览: 359 评论: 0

国庆长假也过完了,各位IC攻城狮也应该收心,重新投入工作中去。今天吾爱IC社区的小编将为大家分享十道数字IC后端校园招聘,社招的笔试面试题目,希望对大家能够有所帮助。   1. 使用一般的WLM (不是zero WLM,也不是按照物理位置算的DCT),DC是如何计算delay的? 答案:DC在计算延时的时候,net的rc就要根据所选取的wrie load model来计算,计算时由输出的

教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告

教你彻底搞懂ARM Cortex-A75 CPU的数字后端实现报告

7个月前 (09-19) 浏览: 381 评论: 5

下图为ARM公司release的Cortex-A75 CPU 数字后端实现报告。今天吾爱IC社区的小编将从数字后端设计实现的角度,带领各位彻底看懂这份报告。 第一行为RTL集成配置的信息部分。设计中使用了一级缓存DCache 64KB,一级缓存Icache 64KB,二级缓存大小为256KB,并集成了Crypto加密模块,NEON和浮点运算单元FP。一般情况下,一级缓存放置在cpu core中,二

数字后端实现中clock gating使能端setup violation修复方法汇总

数字后端实现中clock gating使能端setup violation修复方法汇总

1年前 (2018-03-31) 浏览: 1123 评论: 0

昨天小编的粉丝们在我们微信技术交流群讨论到clock gating使能端setup的问题。微信技术交流群的福利就是这里面大家可以和各种大神互相交流,更重要的是小编是群主,什么好处你们懂的(微信技术交流群二维码在文章末尾,今天小编收到公众号推送的一个提问码,放在文章尾部,看看好不好玩,小伙伴们一起来玩玩体验下)。吾爱IC社区的小编发现还是有很多的工程师不太理解为何clock gating的使能端会有

盘点数字芯片设计实现各个环节setup违例的修复方法

盘点数字芯片设计实现各个环节setup违例的修复方法

1年前 (2018-03-25) 浏览: 400 评论: 0

数字芯片设计中setup的分析与优化贯穿数字芯片设计的整个过程,也是每位数字IC设计工程师必须掌握的基本技能之一。最好在开始后端实现之前就获得一个没有Setup违反的网表(Gate level Netlist),小编今天将从前端设计到后端实现的流程逐一讲解每个阶段建立时间(setup time)的分析与优化方法。 还有需要注意的是,Setup违例的修复和Hold违例的修复有很大的不同,Setup的

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享