寄生参数RC提取如何选择不同的RC模式?

寄生参数RC提取如何选择不同的RC模式?

3周前 (01-27) 浏览: 22 评论: 0

寄生参数RC提取如何选择不同的RC模式?    在寄生参数提取中,需要用到不同的提取模式,例如,只提取电容,不提取电阻模式,或者电阻电容都提取模式等。     常见的提取模式有如下3种: 1.  RCC模式:既提取寄生电阻,也提取寄生电容,电容提取时把耦合电容结果保留。 2.  RC模式:既提取寄生电阻,也提取寄生电容,电容提取时把耦合电容折算到集总电容中。   3.  C模式,只提取寄生电容。

数字IC后端设计实现中Magnet placement详细用法

数字IC后端设计实现中Magnet placement详细用法

3周前 (01-27) 浏览: 22 评论: 0

数字IC后端设计实现中Magnet placement详细用法   最近小编一直也比较忙,今天趁周末分享一个数字IC后端实现中用的比较多的几种应用,绝对干货,请自备茶水。说到magnet placement,我相信大家应该都不陌生,今天吾爱IC社区小编将全面介绍这个命令的几种应用场景及其注意事项。 推荐阅读   史上最全的数字IC后端培训视频下载   低功耗设计中Is

IC芯片中LDO的用法!噪声是关键,分析噪声来源及降噪方法

IC芯片中LDO的用法!噪声是关键,分析噪声来源及降噪方法

1个月前 (01-14) 浏览: 13 评论: 0

IC芯片中LDO的用法!噪声是关键,分析噪声来源及降噪方法 在一篇LDO基础知识博文中,我讨论了使用低压差稳压器(LDO)过滤因开关模式电源导致的纹波电压。然而,这不是获得净化直流电源唯一要考虑的事情。因为LDO是电子设备,它们自身也会生成一定数量的噪声。选择使用低噪声LDO和采取步骤减少内部噪声,都可以在不损害系统性能的同时形成净化电源轨的不可分割的措施。 识别噪声 理想的LDO具备没有交流元件

Innovus中via应该怎么打?DFM double via

Innovus中via应该怎么打?DFM double via

1个月前 (01-13) 浏览: 32 评论: 0

Innovus中via应该怎么打?DFM double via          本文主要讲讲关于打via的时候碰到的一些问题及相应的解决办法。本文所提的只是小小的一部分,还有更多的方面还需要大家去多做才能发现。 DFM-via                  首先来看看signal上面的VIA。为了提高最后的yield,需要提高DFM-via的比例。首先得定义什么是DFM-via。

数字IC后端实现之时钟树综合全过程解析

数字IC后端实现之时钟树综合全过程解析

1个月前 (01-12) 浏览: 47 评论: 0

数字IC后端实现之时钟树综合全过程解析   在经历过place之后,我们要迎来我们最真挚的朋友clock了。   clock是整个timing closure中最重要的部分,只有把这颗时钟树(clock tree)种好了,我们才能吃到甜美的果实。 按照惯例,先拿流程图来做以总览     由于clock是在给实际放置好std-cell的数据库,构建真实的clo

数字IC后端实现之时序分析如何修复hold 违例(violation)?

数字IC后端实现之时序分析如何修复hold 违例(violation)?

2个月前 (12-15) 浏览: 77 评论: 0

 数字IC后端实现之时序分析如何修复hold 违例(violation)? 吾爱IC社区小编之前分享了在数字IC后端实现时如何去修复setup violation,这次我们来讲讲hold violation。 相比setup来说,hold的修复要简单得多。同样地,我们先来回顾下hold time的定义。   hold time(保持时间)检查的是数据不能传输太快,太快会影响前一次数据的锁存。如下图

数字IC后端floorplan讨论

数字IC后端floorplan讨论

2个月前 (12-13) 浏览: 55 评论: 0

数字IC后端floorplan讨论 大家能谈谈下ICC中floorplan的一些经验?陈涛版主介绍过一些基本原则,如大memory放外圈,根据data flow等。 在ICC中,我是这么做的,望大家批评指正。 首先,initial之后,我设置工具自动将macro摆放在四周,然后执行create_fp_placement。命令执行完,根据工具初步摆放结果来调整memory的位置以及出pin的方向。最

数字IC设计门控时钟低功耗技术–Auto Bound 与Physical Aware Clock Gating

数字IC设计门控时钟低功耗技术–Auto Bound 与Physical Aware Clock Gating

2个月前 (12-11) 浏览: 58 评论: 0

数字IC设计门控时钟低功耗技术--Auto Bound 与Physical Aware Clock Gating 主要内容: Register Bank Auto Bound Physical Aware Clock Gating    之前的推文中讲过门控时钟技术是低功耗技术之一,可以用来降低电路的动态功耗,且在一定程度上能减小电路的面积。 门控时钟有分离门控时钟和集成门控时钟,现在的大多数标准

数字IC设计中的Level Shifter 电压电平转换器

数字IC设计中的Level Shifter 电压电平转换器

2个月前 (12-09) 浏览: 134 评论: 0

   数字IC设计中的Level Shifter 电压电平转换器   电压/电平转换器(Level Shifter,LS)是一个在SOC设计中经常会用到的基础电路。它的主要作用是将输入信号从一个电压域切换到另一个电压域。不同电压域的VDD是不一样的,如果不进行电压转换,器件就无法正常工作。举个例子,将1V的电压信号送到5V的电压域,有可能连5V区域MOS的VTH都达不到(通常VDD越高的

数字IC后端设计实现面试问答No.19-21(每日三问)

数字IC后端设计实现面试问答No.19-21(每日三问)

2个月前 (12-06) 浏览: 86 评论: 0

数字IC后端设计实现面试问答No.19-21(每日三问) 前阵子由于小编忙着编写基于28nm工艺ARM Cortex-A53 CPU的数字后端实现教程,所以在数字后端面试问答这块并没有更新多少。就在昨天小编知识星球上的会员发来一条消息,希望多发点数字后端笔试面试题目(因为马上就要开始新一年的校园招聘了)。为了满足这部分粉丝的要求,后续会继续分享数字后端面试问题。     1.W

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享