数字IC后端设计实现笔试面试问答(No.16-18)

数字IC后端设计实现笔试面试问答(No.16-18)

数字后端实现 7个月前 (11-30) 浏览: 243 评论: 4

数字IC后端设计实现笔试面试问答(No.16-18)   今天吾爱IC社区继续更新三道数字后端设计实现笔试面试题目。第一道题为CDC问题及其解决方案。第二道题考察setup及hold check机制。第三道题考察逻辑综合阶段常用的几种wire load model。小编目前已经开通知识星球,建立了一个连接你和我私密交流的IC圈子,欢迎各位上车,进行深度交流和提问。 1.What is C

【科普】通俗易懂的PCB爆板原因以及玻璃转换温度

【科普】通俗易懂的PCB爆板原因以及玻璃转换温度

信号完整性 7个月前 (11-30) 浏览: 51 评论: 0

 【科普】通俗易懂的PCB爆板原因以及玻璃转换温度   编者注:电子设计是一个系统性的工作,总会遇到一些超过自己认知范围的问题,这就需要不停的学习。这篇文章就给大家分享一些关于PCB爆板的原因,以及其中涉及到的玻璃转换温度的概念。    前段时间有一个朋友遇到了一个问题,说是公司做了一批产品出现了爆板的现象。由于产品的有一些保密性,没有发图片给我看,所以我就给他出了一个主意:找

数字IC设计自动化测试中传输线Crosstalk的近似公式

数字IC设计自动化测试中传输线Crosstalk的近似公式

自动化测试ATE 7个月前 (11-30) 浏览: 92 评论: 0

数字IC设计自动化测试中传输线Crosstalk的近似公式   那天要算一个传输线的crosstalk,打开Saturn PCB,输了几个参数,就算出来了。 然后突然发现,算两条microstrip line的crosstalk,竟然连线宽、铜厚都不用填?那么这个工具在计算的时候,做的是哪种近似,在什么样的范围内是适用的呢?   查了查资料,总结如下。   网上能搜到

一个考虑了Scan、Boundary Scan、分频时钟、门控时钟的时钟树CTS的分析设计案例

一个考虑了Scan、Boundary Scan、分频时钟、门控时钟的时钟树CTS的分析设计案例

数字后端实现 7个月前 (11-29) 浏览: 319 评论: 0

一个考虑了Scan、Boundary Scan、分频时钟、门控时钟的时钟树CTS的分析设计案例 本文基于数字IC后端设计实现中一个具体案例进行深度解析时钟树综合的设计过程。设计中做了DFT:Scan、Boundary Scan; 设计中有一个主时钟它的2分频时钟,此外还有DFT的时钟; 时钟网络中含有2分频网络,并需要做DFTscan chain,Skew有何特殊,该如何处理clock skew呢

拳打TPU,脚踢英特尔,亚马逊自研CPU和AI云芯片曝光!

拳打TPU,脚踢英特尔,亚马逊自研CPU和AI云芯片曝光!

IC资讯 7个月前 (11-29) 浏览: 21 评论: 0

【吾爱IC社区导读】本周,亚马逊推出首款自研Arm架构云服务器CPU Graviton和首款云端AI推理芯片AWS Inferentia,拳打TPU,脚踢英特尔,力图走一条自己的云端芯一体化路线,未来云计算市场将迎巨变! 亚马逊出手了,一出手就是两颗炸弹! 本周一,亚马逊推出首款自研Arm架构云服务器CPU Graviton,目标直指英特尔; 昨天,亚马逊又推出了首款云端AI推理芯片AWS Inf

揭秘信号完整性分析中高速串行总线的物理层一致性(Compliance)测试

揭秘信号完整性分析中高速串行总线的物理层一致性(Compliance)测试

信号完整性 7个月前 (11-29) 浏览: 30 评论: 0

揭秘信号完整性分析中高速串行总线的物理层一致性(Compliance)测试     吾爱IC社区备注:本文详述了高速串行总线的物理层一致性测试,其实与其说是讲的测试,不如说是告诉工程师如何阅读总线规范,并从中找出规范的要求。全文由远及近,把历史和趋势都介绍的非常好。不仅仅是串行总线,并行总线也是有其明确的设计和测试要求。   前言           物理层的一致性测试作为近 10 多年

数字IC后端设计实现笔试面试问答No.13-15(每日三问)

数字IC后端设计实现笔试面试问答No.13-15(每日三问)

数字后端实现 数字后端笔试面试 7个月前 (11-28) 浏览: 202 评论: 0

数字IC后端设计实现笔试面试问答No.13-15(每日三问)   今天继续更新数字后端设计实现三道笔试面试题。第一道题要求针对电路结构写设计约束,这是编写CTS约束文件的基础(guide tool how to build clock tree)。第二道题则是timing STA相关的题目,作为一个合格的数字后端工程师,必须懂时序,而不仅仅是跑flow。第三道题是工具计算delay的基础

信号完整性分析之快速处理S参数的几种方法

信号完整性分析之快速处理S参数的几种方法

信号完整性 7个月前 (11-28) 浏览: 192 评论: 1

信号完整性分析之快速处理S参数的几种方法   编者注:S参数应用范围越来越广!如果电子工程师不懂S参数,怎么选择物料?SI/PI工程师不懂S参数,何谈仿真和设计?EMC工程师不懂S参数,如何设计和解决EMC问题?RF工程师不懂S参数,也就不要玩啦!   S参数被大量应用于高速电路和高频电路设计和仿真中。对于越来越高速的电子产品,以及不仅仅是信号完整性和电源完整性工程师需要了解S

如何对高速通道建模、仿真及眼图的嵌入和去嵌测试(信号完整性分析SI篇)

如何对高速通道建模、仿真及眼图的嵌入和去嵌测试(信号完整性分析SI篇)

信号完整性 7个月前 (11-28) 浏览: 50 评论: 0

如何对高速通道建模、仿真及眼图的嵌入和去嵌测试(信号完整性分析SI篇) 信号完整性是分析和缓解高速数字链路中噪声、失真和损耗所带来的负面影响的系统工程,是高速链路性能和系统级可靠性的重要保障。 然而如何保障电气性能的完整却是高速电路“攻城狮”的一大难题。熟练的“老鸟”们总能够应用信号完整性理论,合理地使用仿真和测试工具,快速地解决各种电路的问题。 今天我们就来跟大家聊聊这其中的工具,并提供手把手的

数字IC设计信号完整性分析之如何通过协同仿真改善开关电源以及EMI的设计

数字IC设计信号完整性分析之如何通过协同仿真改善开关电源以及EMI的设计

信号完整性 7个月前 (11-26) 浏览: 20 评论: 0

数字IC设计信号完整性分析之如何通过协同仿真改善开关电源以及EMI的设计 哪有电子产品不需要使用电源的?哪有电子工程师没有遇到过电源问题的神人?电源会导致电子产品无法工作,电源会导致系统不稳定,电源也会导致EMI的问题使产品无法通过各种EMC认证。低频EMC问题往往都是由于电源引起的,这是很多人都会有共鸣的。 特别是当今所有的电子系统都朝向轻薄短小的趋势发展,这使得越来越多的研发人员采用新一代的工

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享