吾爱IC社区知识星球-数字IC行业技术交流社群

吾爱IC社区知识星球-数字IC行业技术交流社群

布局布线APR 3天前 浏览: 11 评论: 0

吾爱IC社区知识星球-数字IC行业技术交流社群   吾爱IC社区截止目前已经正式运营一年了,完全由小编亲自运营,对的,你没看错,我就是一个人在战斗。运营模式为公众号+知识星球。其中公众号上的所有技术文章均系原创经验分享,绝对是干货中的干货。公众号里面的内容,对一些初学者来说,可能会觉得有点深奥。另外,很多粉丝喜欢私信,或者微信技术交流群提问,小编觉得不利于知识的积累沉淀。因此,吾爱IC社

ADI汽车电子创新技术大盘点

ADI汽车电子创新技术大盘点

IC资讯 1周前 (03-19) 浏览: 2 评论: 0

ADI汽车电子创新技术大盘点 最新数据显示,中国大陆汽车保有量已经达到2亿辆!平均不到7人就有一辆汽车!而随着5G技术步入我们的生活,更智能、更安全、更环保的新型汽车将使用更多的半导体器件,根据市场研究公司IC Insights的预测,到2021年,汽车电子将是六大主要半导体终端市场中成长最强劲的应用领域!IC Insights市场分析师指出,2018年汽车电子系统的销售额预计将成长7%,达到1,

时钟树综合(Clock Tree Synthesis)之前应该做好哪些工作?

时钟树综合(Clock Tree Synthesis)之前应该做好哪些工作?

数字后端实现 1周前 (03-17) 浏览: 32 评论: 0

本周小编继续跟大家聊聊时钟树相关的主题,聊聊在做时钟树综合前我们应该做好哪些基础性工作。对于很多还仅仅停留在跑flow,一切只靠工具的工程师,希望今天的分享对你们有所启发,有所帮助。因为小编时常面过一些小伙伴们,他们都表示仅仅停留在跑flow的技术水准(小编真是替你们着急)。如果你的技术仍然处于这个高度,是否应该引起重视? 2019年数字IC后端校招笔试题目(附数字后端培训视频教程) 时钟树基础性

吾爱IC社区一周岁了!数字IC后端实现垂直细分领域第一门户网站(免费送书!)

吾爱IC社区一周岁了!数字IC后端实现垂直细分领域第一门户网站(免费送书!)

数字后端实现 3周前 (03-05) 浏览: 41 评论: 0

吾爱IC社区一周岁了!数字IC后端实现垂直细分领域第一门户网站(免费送书!) 转眼间,小编的公众号已经一岁了。对的,就是去年的今天,小编发布了第一篇原创技术文章。截止至今天,总共发布78篇原创技术分享类文章,主要内容涉及数字后端Floorplan,Powerplan,Placement,时钟树综合CTS,Route,ECO,静态时序分析STA,物理验证PV等内容。   在这个特殊的日子里

数字后端面试100问(2019全新版)

数字后端面试100问(2019全新版)

数字后端实现 3周前 (03-05) 浏览: 101 评论: 0

最近项目刚做完,利用难得的空闲时间写了一篇数字后端的面试题,希望对各位求职者有用。题目类型更偏向社招。对于社招,考官通常会更加注重工程师现场解决问题的能力,而并非基础概念的理解。   一共整理了100个题目。内容涵盖时序,功耗,PD,PV,工艺等方面,难度由简入繁,分为5个等级,难度指数说明如下: 1:常识,这个都回答不了的话回家先闭门思过啦。0~1年工作经验。 2:简单,面试前稍微准备一下应该都

IC设计实例解析之“面积换性能”

IC设计实例解析之“面积换性能”

数字后端实现 3周前 (03-05) 浏览: 23 评论: 0

面积换性能 芯 片 在IC设计中,面积换性能是一个常用的提升电路性能的一个策略。下面我们通过一个8bit全加器的实例来解析采用面积换性能策略之后的硬件开销增长和性能提升。 fa.v是一个1bit全加器,用来构造8bit全加器的基本单元。 add4.v是一个4bit全加器,使用4个1bit全加器连接而成。可见,4bit全加器的延时为4个1bit全加器的延时之和。 同理,8bit的全加器由2个4bit

数字IC设计笔试面试题–复旦微电子2017,2018年校招题目

数字IC设计笔试面试题–复旦微电子2017,2018年校招题目

数字后端笔试面试 3周前 (03-05) 浏览: 48 评论: 0

数字IC笔试题(1)     ——复旦微2017 好 好 学 习 天 天 向 上 数字IC设计笔试面试题--复旦微电子2017,2018年校招题目 1、 Recovery check 和 Removal check的概念? 怎么保证不出现问题 ?(有关异步信号/异步复位) 对于一个异步复位寄存器来说,异步复位信号需要和时钟满足recovery time和removal time 才能有效进行复位和

IC设计中高速电路之信号完整性设计check list

IC设计中高速电路之信号完整性设计check list

信号完整性 3周前 (03-05) 浏览: 15 评论: 0

IC设计中高速电路之信号完整性设计check list   编者注:高速PCB设计有很多比较考究的点,包括常规的设计要求、信号完整性的要求、电源完整性的要求、EMC的要求、特殊设计要求等等。本文主要是针对高速电路信号总线做了一些比较常规的要求列举了一些检查要点,其实还可以进一步的细化,比如针对1.6mm板厚的设计,使用的diff-end via的结构是8mil的drill,16mil的p

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享