• 支付宝首页搜索框搜索“572484805”,可领十元红包!
  • 置顶推荐

    吾爱IC社区知识星球-数字IC行业技术交流社群

    吾爱IC社区知识星球-数字IC行业技术交流社群

    吾爱IC社区知识星球-数字IC行业技术交流社群   吾爱IC社区截止目前已经正式运营一年了,完全由小编亲自运营,对的,你没看错,我就是一个人在战斗。运营模式为公众号+知识星球。其中公众号上的所有技术文章均系原创经验分享,绝对是干货中的干货。公众号里面的内容,对一些初学者来说,可能会觉得有点深奥。另外,很多粉丝喜欢私信,或者微信技术交流群提问,小编觉得不利于知识的积累沉淀。因此,吾爱IC社

    1个月前 (03-23) 浏览: 49 评论: 0
    手把手教你做floorplan规划-数字后端设计实现floorplan篇

    手把手教你做floorplan规划-数字后端设计实现floorplan篇

    手把手教你做floorplan规划-数字后端设计实现floorplan篇 Floorplan是数字后端设计实现中最关键的步骤之一,floorplan做的好,能够加快时序的signoff以及physical方面DRC和LVS的signoff工作。如果floorplan做的不好,不仅仅是timing QOR会比较差,而且还会影响routabilty,从而影响芯片的面积。 想要加吾爱IC社区微信技术交流

    6个月前 (10-18) 浏览: 1431 评论: 0
    数字IC后端工程师多久可以拿到60万年薪?数字后端工程师的技能

    数字IC后端工程师多久可以拿到60万年薪?数字后端工程师的技能

    今天是国庆长假后第一天上班,小编已经开始码字了,在工作之余依然坐在电脑前码字,为各位分享一点点可能对大家有所帮助的东西。小编在此祝各位粉丝们国庆长假玩的开心。另外小编知识星球门票价从原来的168元/年调整到188元/年(每天五毛钱),星球的门槛会越来越高,欢迎各位有兴趣的朋友早点加入(星球二维码在文章末尾,欢迎扫码加入)。 经常会有粉丝私信问我,如何规划职业生涯,如何做好技术,甚至还有问小编的薪资

    7个月前 (10-08) 浏览: 1417 评论: 0

    最新文章

    教你如何计算电路最高工作频率(静态时序分析之setup和hold time计算方法)

    教你如何计算电路最高工作频率(静态时序分析之setup和hold time计算方法)

    静态时序分析STA 1年前 (2018-04-01) 浏览: 1585 评论: 1

      近期不断收到各位粉丝的提议,希望小编多讲些数字IC设计实现中的基本概念。小编想了想,干货太多了,可能有的人会觉得口渴,甚至消化不了,后续会在保持干货的同时,陆续讲些比较基础的概念。小编的公众号的内容会涉及到数字IC设计实现中的各个环节,从逻辑综合,布局布线,物理验证,静态时序分析,IR drop等方面。干货多多,就看你爱不爱学习了,还没关注公众号的小伙伴们,赶紧关注了,机不可失!今天

    数字后端实现中clock gating使能端setup violation修复方法汇总

    数字后端实现中clock gating使能端setup violation修复方法汇总

    布局布线APR 逻辑综合DC 1年前 (2018-03-31) 浏览: 1127 评论: 0

    昨天小编的粉丝们在我们微信技术交流群讨论到clock gating使能端setup的问题。微信技术交流群的福利就是这里面大家可以和各种大神互相交流,更重要的是小编是群主,什么好处你们懂的(微信技术交流群二维码在文章末尾,今天小编收到公众号推送的一个提问码,放在文章尾部,看看好不好玩,小伙伴们一起来玩玩体验下)。吾爱IC社区的小编发现还是有很多的工程师不太理解为何clock gating的使能端会有

    教你轻松调DCT和ICC之间Timing与Congestion的一致性

    教你轻松调DCT和ICC之间Timing与Congestion的一致性

    数字后端实现 逻辑综合DC 1年前 (2018-03-27) 浏览: 625 评论: 2

    转眼间,小编的公众号已经运营了一个月了,粉丝数量也有六百了。在此感谢各位的支持,小编一定会不忘初心,砥砺前行,不断分享更多干货。希望下个月本公众号粉丝数能够翻一翻,希望各位多帮忙转发宣传下,感谢还是感谢!小编开通赞赏功能后,也获得了六位童鞋的赞赏,很是激动,感谢你们(虽然没多少钱,仍然很有成就感)! 前天小编推送了数字芯片设计实现中修复setup违例的方法汇总,这篇文章提到了based DCT的综

    盘点数字芯片设计实现各个环节setup违例的修复方法

    盘点数字芯片设计实现各个环节setup违例的修复方法

    数字芯片设计中setup的分析与优化贯穿数字芯片设计的整个过程,也是每位数字IC设计工程师必须掌握的基本技能之一。最好在开始后端实现之前就获得一个没有Setup违反的网表(Gate level Netlist),小编今天将从前端设计到后端实现的流程逐一讲解每个阶段建立时间(setup time)的分析与优化方法。 还有需要注意的是,Setup违例的修复和Hold违例的修复有很大的不同,Setup的

    浅谈数字IC后端设计中低功耗设计的若干种方法

    浅谈数字IC后端设计中低功耗设计的若干种方法

    数字后端实现 1年前 (2018-01-02) 浏览: 412 评论: 0

    随着工艺节点的不断发展(现在普遍是28nm,22nm,16nm,14nm,甚至有的都在做7nm),芯片的性能需求越来越高,规模也越来越大,数字IC设计工程师对芯片的功耗也越来越关心了,特别是移动端的消费类电子产品,对芯片的功耗要求特别高,一旦功耗太大,整个产品可能就是一个暖手宝,甚至整个芯片的性能会大大地打折扣,无法满足实际应用需求。关于芯片功耗太大,芯片性能下降的问题,后面另开一个专题介绍。 芯

    人工智能AI基础知识之深度学习(deep learning)和卷积神经网络(Convolutional Neural Network,CNN)

    人工智能AI基础知识之深度学习(deep learning)和卷积神经网络(Convolutional Neural Network,CNN)

    数字前端设计 1年前 (2018-01-02) 浏览: 145 评论: 0

    2017年已经过去了,很多公司也陆续发布了AI芯片或者是做了相关的AI战略布局,但是依然是很简单的一些应用,人工智能AI仍然还有很长的一段路需要走。所以在今后的若干年AI依旧是热点领域,也是市场的需要。今天为大家普及点人工智能的基础知识--------深度学习deep learning和卷积神经网络CNN。 1. 神经网络 首先介绍神经网络,这一步的详细可以参考资源1。简要介绍下。神经网络的每个单

    IC设计中降低动态功耗最性感的姿势-MBFF(Multi-bits register)

    IC设计中降低动态功耗最性感的姿势-MBFF(Multi-bits register)

    数字前端设计 1年前 (2017-11-15) 浏览: 506 评论: 0

    目前芯片功耗的问题越来越突出,我们到底需要采用什么样的方法才能降低功耗,并且对我们的DUT改动最小呢?(人心贪婪啊,吃在碗里,看着锅里)。不过真的有这么一种方法,不仅可以使的芯片功耗降低,而且对设计的改动几乎为0。你一定问是什么大招。不过了解之前稍微有点耐心让我慢慢给你道来。   下图是一个SoC动态功耗(dynamic power)的分布图,图中可以清楚看到时钟树和寄存器CK pin上

    时钟树综合skew和uncertainty的前世今生

    时钟树综合skew和uncertainty的前世今生

    数字后端实现 1年前 (2017-11-15) 浏览: 507 评论: 0

    时钟树综合skew和uncertainty的前世今生   为什么数字后端实现中要做时钟树综合这一步? 时钟作为数字IC中最重要的信号,几乎每一个芯片实现环节都需要针对时钟信号做很多特殊的处理。对于一个同步电路设计,所有的寄存器的CK都连着同一个时钟。这就意味着这个时钟有着特别大的fanout(扇出)。对于后端实现中,cts阶段就有一步专门用来解决时钟信号高扇出的问题。 上图就是最原始简单

    深度解析create_clock与create_generated_clock的区别

    深度解析create_clock与create_generated_clock的区别

    数字后端实现 1年前 (2017-11-09) 浏览: 3603 评论: 2

    吾爱IC社区将用本文为各位揭秘create_clock与create_generated_clock之间的联系和区别,为何要单独create一个generated_clock,以及这两种方式create的clock,它们clock之间的联系以及timing check。   create_generated_clock 是用来说明generated clock与source clock的

    寒武纪高薪诚聘资深验证工程师

    寒武纪高薪诚聘资深验证工程师

    IC招聘 1年前 (2017-11-09) 浏览: 226 评论: 0

    寒武纪高薪招聘资深验证工程师 岗位职责,岗位要求(Job description): 1、主要负责深度学习处理器的FPGA与功能验证。 2、电子信息工程,计算机相关专业,大学本科及以上学历; 3、有5年以上数字电路前端工作经验,有先进工艺(28nm及以下)的流片经验; 4、精通Verilog验证,熟悉任何一种验证方法学; 5、熟悉FPGA设计开发经验; 6、熟悉集成电路前端的仿真和调试工具。 企业

    切换注册

    登录

    忘记密码 ?

    您也可以使用第三方帐号快捷登录

    切换登录

    注册

    扫一扫二维码分享