数字IC后端设计实现中IC封装设计失效原因分析

数字IC后端设计实现中IC封装设计失效原因分析

IC封装测试 6个月前 (10-31) 浏览: 40 评论: 0

近年来,随着半导体技术的不断发展,继续减小线宽的投入与其回报相比变得越来越不划算。业界大佬Intel的10nm工艺预计将在2017年Q3亮相,这个时间点明显已经偏离摩尔定律。高度集成化的芯片,如SoC(systemon chip)的设计与流片成本过高,使得近些年SiP(System in Package)逐渐受到热捧。通过不同种类芯片及封装颗粒之间的组合封装,可以针对不同客户的需求,用相对较低的成

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享