数字IC后端设计静态时序篇之net delay和crosstalk为何是负值?

数字IC后端设计静态时序篇之net delay和crosstalk为何是负值?

静态时序分析STA 8个月前 (10-22) 浏览: 588 评论: 0

数字IC后端设计静态时序篇之net delay为何是负值? 今天吾爱IC社区的小编为大家做个关于cell delay,net delay方面的干货分享。前阵子在某个交流群看到居然有很多人没见过“负的net delay”,甚至不知道为何有negative delay。看到这个现象小编很震惊!!!经过思考后,觉得一方面他们可能是刚工作一两年的数字后端工程师,另外一方面就是完全没有认真看过甚至没看过ST

切换注册

登录

忘记密码 ?

您也可以使用第三方帐号快捷登录

切换登录

注册

扫一扫二维码分享